#차이나 테크놀로지

SMIC:EUV 없이 7nm를 찍어낸 집념의 파운드리

내용 요약중...

SMIC가 2026년 2분기 분기 매출 30억 달러를 처음 돌파했다. 순이익은 2.6배 증가했고 가동률 93.7%에 달했다. EUV 없이 DUV 멀티패터닝으로 7nm급 양산에 성공한 중국 최대 파운드리지만, 수율은 20~40% 수준으로 TSMC와 3세대 격차가 남아 있다. 미국 MATCH 법안이 DUV 장비 서비스까지 제한하려 움직이는 가운데, 화웨이·캠브리콘의 AI 칩 수요를 독점하며 성장하는 SMIC의 기술 실체와 구조적 한계.

차이나 테크놀로지

2026년 8월 25일 오후 3:18

AI 오디오북SMIC:EUV 없이 7nm를 찍어낸 집념의 파운드리

0:00

2026년 8월 13일 밤. SMIC가 사상 처음 분기 매출 30억 달러를 돌파했다.

30억 600만 달러. 전년 동기 대비 36.1% 증가, 전 분기 대비 20% 증가. 순이익은 2.6배 뛰었다. 매출총이익률 25.3%, 가동률 93.7%. 시장 예상치를 전부 넘었다.

"AI 관련 주변 칩 수요가 급증했다. 물량과 가격이 동시에 올랐다."

자오하이쥔 공동CEO가 실적 콜에서 밝힌 이유는 단순했다. 화웨이의 AI 가속기, 캠브리콘의 추론 칩, 바이트댄스의 데이터센터 칩. 중국 AI 기업들이 줄지어 SMIC의 문을 두드리고 있다.

불과 3년 전만 해도 전망은 달랐다. 2020년 미국 Entity List(미국 수출통제 블랙리스트) 등재, 2023년 EUV 노광 장비 수출 금지. 반도체 업계의 통념은 단순했다. EUV 없이 7nm는 불가능하다. SMIC는 그 통념을 깼다.

오늘 주인공은 '제재가 키운 파운드리' SMIC다.

제재가 키운 파운드리

SMIC는 2000년 상하이에서 설립된 중국 최대 순수 파운드리 기업이다. 설계 없이 위탁 생산만 전문으로 하는 모델. TSMC와 같은 체질이지만, 규모는 다르다.

글로벌 파운드리 시장 점유율은 TSMC가 72%로 압도적이다. SMIC는 약 5~6%로 3위. 연간 매출은 TSMC의 10분의 1 수준이다. 하지만 중국 내수 시장에서는 이야기가 다르다. SMIC 매출의 90% 이상이 중국에서 나온다. 미국의 제재가 오히려 중국 AI 칩 수요를 SMIC로 몰아넣는 구조다.

항목	내용
회사명	SMIC (Semiconductor Manufacturing International Corporation)
설립일	2000년
CEO	자오하이쥔·량멍쑹 공동CEO
본사	상하이
상장 여부	홍콩거래소(00981.HK), 상하이거래소(688981.SS) 상장
주요 특징	- 중국 최대 파운드리, 글로벌 3위 - EUV 없이 DUV 멀티 패터닝으로 7nm급 양산 - 화웨이·캠브리콘 등 중국 AI 칩 설계사의 핵심 제조 파트너 - 2026년 Q2 분기 매출 30억 달러 최초 돌파 - 2026년 연간 설비투자 약 81억 달러(약 11조 원)

SMIC의 가장 큰 특징은 '제재의 산물'이라는 점이다. 미국의 수출 통제로 EUV 장비를 쓸 수 없게 되자, 남은 DUV 장비를 극한까지 활용하는 기술 개발에 올인했다. 결과는 7nm급 양산 성공. 화웨이의 스마트폰 칩과 AI 가속기가 SMIC 라인에서 태어난다.

EUV 없이 7nm를 만든 사람들

중국은 반도체 자립을 국가적 사업으로 밀고 있다. 국가 반도체 펀드 3기가 475억 달러(약 65조 원)를 조성했다. SMIC는 이 펀드의 핵심 수혜 기업이다. 2026년 연간 설비투자(Capex)만 81억 달러(약 11조 원). 상반기에만 34억 달러를 집행했다. 기존 팹(Fab) 내에 장비를 추가로 투입하는 방식으로, 즉각적인 생산 능력 확대에 집중하고 있다. 베이징 12인치 신규 팹은 예정보다 2개월 앞당겨 2026년 7월 양산에 돌입했다.

량멍쑹. TSMC R&D 출신의 엔지니어로, 삼성전자 파운드리를 거쳐 2017년 SMIC에 합류했다. 그의 영입은 SMIC의 운명을 바꿨다. 량멍쑹은 14nm에서 7nm로의 도약을 이끈 기술적 총지휘자다. EUV 없이 DUV만으로 7nm를 구현하는 공정 설계, 그의 작품이다. 그가 합류하기 전 SMIC의 최선단 공정은 28nm에 머물렀다.

2023년. SMIC는 EUV 없이 7nm급 칩을 양산했다. 화웨이의 Kirin 9000S가 그 첫 결실이었다. 방식은 DUV 멀티 패터닝. ASML의 DUV 노광 장비로 회로 패턴을 여러 번 겹쳐 찍는 기술이다. EUV로는 9단계면 되는 공정을 DUV로는 34단계까지 늘려야 한다. 공정이 길어질수록 결함 확률은 높아진다. 수율은 낮을 수밖에 없다.

2024년 5월, 업계 추정치로 7nm 수율은 50% 미만이었다. 2026년 현재 30~40% 수준으로 점진 개선 중이다. 목표는 60%. 량멍쑹이 이끄는 엔지니어 팀이 매일 수율 1%를 올리기 위해 싸우고 있다. 2025년에는 5nm급 N+3 공정의 파일럿 양산에 돌입했고, 2025년 12월부터 본격 볼륨 생산 단계에 진입했다. 화웨이의 Kirin 9030에 탑재됐다.

DUV로 EUV를 넘는 법

DUV 멀티 패터닝을 쉽게 설명하면 이렇다. 스탬프 하나로 미세 무늬를 찍을 때, 한 번에 다 찍으면 선이 굵다. 하지만 스탬프를 살짝씩 비틀어 여러 번 겹쳐 찍으면, 선 사이에 더 얇은 선을 만들 수 있다. SMIC는 이 '겹쳐 찍기'를 극한까지 밀어붙였다.

가장 진보한 형태는 SAQP(Self-Aligned Quadruple Patterning, 자기정렬 4중 패터닝). 회로 패턴을 네 번 겹쳐 찍어 5nm급 밀도를 구현한다. SemiAnalysis 분석에 따르면, SMIC N+3 공정의 최소 금속 피치는 32.5nm. 인텔의 최첨단 18A 공정(36nm)보다 좁다. 트랜지스터 밀도는 TSMC의 6nm(N6)와 맞먹는다는 분석이 나왔다.

하지만 회사가 '5nm급'이라 주장하는 N+3 공정에 대해 외부 전문가들의 평가는 엇갈린다. TechInsights는 밀도 면에서는 TSMC N6과 대등하지만, 전력 효율과 성능 제어 측면에서는 TSMC·인텔의 선단 노드에 여전히 뒤처진다고 지적한다. 밀도만 높인 것은 '5nm'가 아니다.

SMIC의 기술은 단순한 모방이 아니다. EUV를 쓰는 TSMC·삼성과 완전히 다른 경로로 같은 목적지에 도달했다. 공정 단계가 3~4배 많고, 마스크 수도 훨씬 많다. 하지만 결과물은 작동한다. 화웨이의 Ascend AI 가속기가 실제로 데이터센터에서 돌아가고 있다. 이 기술을 따라 할 수 있는 곳은 거의 없다. EUV가 있는 기업에게는 굳이 복잡하게 만들 이유가 없기 때문이다. SMIC의 DUV 극한 공정은 '제재라는 특수 환경에서만 의미가 있는 독자적 경로'다.

기술적 성취는 분명하지만, 경제성은 다른 문제다. SMIC의 7nm/5nm 웨이퍼 단가는 TSMC 대비 40~50% 높다. 공정 단계가 많을수록 비용은 올라간다. 수율이 30%라면, 웨이퍼 하나에서 정상 칩이 30%만 나온다. 나머지 70%는 폐기물이다.

하지만 SMIC는 살아남고 있다. 이유는 간단하다. 대체 선택지가 없기 때문이다. 화웨이는 2026년 Ascend 910C 60만 개, 950PR 75만 개를 생산할 계획이다. 캠브리콘은 AI 가속기 50만 개 출하를 목표로 한다. 바이트댄스는 2026년 AI 인프라에 230~300억 달러를 쏟아붓는다. 이 모든 칩이 SMIC에서 나온다. SMIC는 단순한 파운드리가 아니라, 중국 AI 생태계의 '물리적 기반'이 됐다.

한계는 명확하다. 첫째, EUV 부재. DUV로 5nm까지는 버틸 수 있어도 3nm 이하는 물리적 한계에 부딪는다. 둘째, 수율. 7nm 3040%, 5nm 2030%는 대량 양산 경제성을 확보하기에 부족하다. 셋째, 장비 리스크. ASML의 DUV 장비 서비스가 끊기면 공장이 멈춘다.

구분	SMIC N+2 (7nm)	SMIC N+3 (5nm급)	TSMC N6	TSMC N3
금속 피치	~38nm	32.5nm	~36nm	~22nm
트랜지스터 밀도	~90MTr/mm²	~113MTr/mm²	~108MTr/mm²	~280MTr/mm²
노광 방식	DUV 멀티 패터닝	DUV SAQP	EUV	EUV
공정 단계	~34단계	~40단계+	~15단계	~20단계
수율(추정)	30~40%	20~30%	90%+	80%+
웨이퍼 비용	TSMC 대비 +40~50%	더 높음	기준	프리미엄

3세대 격차의 무게

구분	TSMC	Samsung Foundry	SMIC
최선단 공정	2nm(N2) 양산, 1.6nm(A16) 개발	2nm(SF2) 양산, 3nm(SF3) 안정화	7nm(N+2) 양산, 5nm(N+3) 파일럿
노광 장비	EUV + High-NA EUV 도입	EUV + DUV	DUV only (EUV 차단)
글로벌 점유율	~72%	~7%	56%
매출총이익률	55%+	~30%	25.3% (Q2 2026)
수율(최선단)	90%+ (3nm)	~55% (2nm)	30~40% (7nm)
주요 고객	Apple, NVIDIA, AMD, Qualcomm	Tesla, Qualcomm, Google	Huawei, Cambricon, ByteDance
2026 Capex	~320억 달러	~100억 달러	~81억 달러

TSMC는 2nm 양산에 돌입했고, 1.6nm A16 공정을 개발 완료했다. 삼성은 2nm GAA 공정 양산 중, 수율 55% 수준. SMIC는 7nm. 숫자만 보면 3세대 이상 격차다.

하지만 격차의 본질은 숫자가 아니다. TSMC는 EUV로 7nm를 9단계에 찍는다. SMIC는 DUV로 34단계를 거친다. 같은 7nm라도 공정 복잡도가 34배 다르다. 수율은 TSMC 90% 이상 vs SMIC 3040%. 양산 경제성의 격차는 숫자 이상이다.

매출 규모로 보면 격차는 더 극명하다. TSMC 연간 매출 900억 달러 이상, SMIC는 2026년 예상 매출 약 117억 달러. 8배 차이. 매출총이익률도 TSMC 55% vs SMIC 25%로 2배 이상 벌어진다. 이 격차는 R&D 재투자 여력의 차이로 직결된다. TSMC는 첨단 공정에서 번 돈으로 다음 세대를 개발한다. SMIC는 정부 보조금과 내수 독점 수요에 의존한다.

삼성 파운드리가 경계해야 하는 이유

첫째, 시장 점유율 추격이 현실화되고 있다. SMIC의 글로벌 점유율 5~6%가 삼성 파운드리 7%에 육박하고 있다. 성숙 공정에서 SMIC는 막대한 중국 내수 수요를 바탕으로 가격 경쟁력을 확보하고 있다. 삼성이 방어해야 할 영역은 선단 공정뿐 아니라 성숙 공정 시장도 포함한다. 실제로 SMIC는 2026년 2분기에 웨이퍼 평균 단가를 5.7% 인상하면서도 물량을 14.4% 늘렸다. 수요가 공급을 초과하는 시장에서 가격 결정력이 강화되고 있다.

둘째, 중국 내수 시장의 폐쇄성이 강화되고 있다. SMIC 매출의 90%가 중국 내수. 화웨이·캠브리콘·바이트댄스 등 중국 AI 생태계가 SMIC에 몰려 있다. 바이트댄스는 2026년 AI 인프라에 약 1,600억 위안을 투입하며, 이 중 상당수가 중국산 칩 조달로 이어진다. 한국 파운드리가 중국 고객을 유치하기가 점점 어려워진다. 시장이 글로벌과 중국 내수로 이원화되고 있다.

셋째, MATCH 법안이 한국 기업에도 영향을 미친다. 미국 의회에서 추진 중인 MATCH 법안은 DUV 장비 수출뿐 아니라 이미 설치된 장비의 서비스와 부품 공급까지 차단하려 한다. ASML의 DUV 서비스가 끊기면 SMIC는 공정 정밀도를 유지할 수 없게 된다. 동시에 삼성의 중국 내 생산 거점 운영에도 제약이 생길 수 있다. 한국 기업은 미국 규제 준수와 중국 시장 유지 사이에서 균형을 잡아야 하는 딜레마에 빠진다.

권석준 성균관대 교수는 "중국 파운드리의 성숙 공정 확장 속도가 한국의 예상보다 빠르다"며 "한국은 선단 공정의 기술 격차를 유지하되, 성숙 공정에서 차별화 전략을 세워야 한다"고 지적한 바 있다.

SMIC의 다음 관문은 두 가지다. 하나는 수율이다. 7nm 60%, 5nm 50%에 도달해야 양산 경제성이 확보된다. 골드만삭스는 SMIC 5nm 수율이 2030년에 50%에 도달할 것으로 본다. 느지막한 여정이다.

다른 하나는 장비 리스크다. 미국 MATCH 법안이 통과되면, ASML의 DUV 서비스가 끊길 수 있다. 중국은 상하이 위량셩 테크놀로지 등으로 국산 DUV 장비를 개발 중이지만, 2026년 연간 5대 수준이다. ASML이 연간 130대를 공급하는 것과 비교하면 대체까지는 갈 길이 멀다. 이 공백기에 SMIC의 제조 역량이 얼마나 버틸지가 핵심 걸림돌이다.