TSMC, 1조 달러 파운드리 제국의 다음 10년은 어디서 나올까

AI 오디오북TSMC, 1조 달러 파운드리 제국의 다음 10년은 어디서 나올까

0:00

0:00

엔비디아가 AI 가속기를 설계하고, 애플이 아이폰 칩을 디자인합니다. 구글과 아마존도 자체 AI 칩을 속속 내놓고 있죠. 하지만 이 칩들이 실제로 만들어지는 곳은 어디일까요? 대만의 한 회사, TSMC입니다. 세계에서 가장 똑똑한 엔지니어들이 설계한 칩은 결국 TSMC의 웨이퍼 위에서 물리적 형태를 갖게 됩니다.

2026년 현재 TSMC의 시가총액은 2조 2,500억 달러를 넘어섰습니다. 글로벌 기업 중 여섯 번째로 큰 규모입니다. 파운드리 시장 점유율은 72%를 훌쩍 넘었고, 7나노 이하 최첨단 공정에서는 90% 이상을 독점하죠. AI 혁명의 가장 중요한 숨은 주인공이지만, 정작 일반 투자자들에게는 '엔비디아의 협력사' 정도로만 인식되는 경우가 많습니다. 1987년 56세의 나이로 창업한 모리스 창의 이야기부터 2나노 공정 경쟁, 대만 해협의 지정학적 리스크까지, TSMC라는 거대한 파운드리 제국의 현재와 미래를 만나 보겠습니다.

56세에 시작된 제국, 설계와 제조를 가르다

🏭 텍사스 인스트루먼츠에서 신주까지

1931년 중국 저장성에서 태어난 모리스 창은 대만 국립대학교에서 전기공학을 공부한 뒤 미국 프린스턴 대학교로 건너갔습니다. 1958년 텍사스 인스트루먼츠(TI)에 입사하면서 반도체 산업에 발을 담갔고, 이후 약 30년간 부사장 자리까지 올랐죠. TI에서 보낸 시간은 그에게 두 가지 통찰을 남겼습니다. 반도체 설계 기술이 고도화될수록 팹(Fab) 건설 비용이 천문학적으로 치솟는다는 것, 그리고 설계와 제조를 한 회사가 모두 감당하는 ​​IDM(Integrated Device Manufacturer, 종합 반도체 기업)​​ 모델의 한계가 가까워오고 있다는 것이었는데요. 쉽게 말하면 설계는 잘하는데 공장을 지을 돈이 없는 기업들이 점점 더 많아지고 있었습니다.

1987년, 모리스 창은 대만 정부의 요청으로 돌아왔습니다. 만 56세의 나이였죠. 대만 정부 산하 연구기구인 ITRI(공업기술연구원)의 기술과 인프라를 바탕으로, 필립스(Philips)로부터 CMOS 공정 기술을 이전받아 TSMC를 출범시켰습니다. 필립스의 기술은 당시로서는 매우 진보된 수준이었고, 이를 바탕으로 TSMC는 초기에 빠르게 수율을 잡고 안정적인 제조 라인을 구축할 수 있었습니다.

🔒 순수 파운드리, "고객과 경쟁하지 않는다"

모리스 창이 세운 핵심 원칙은 단순하지만 파괴적이었습니다. ​​"우리는 절대 칩을 설계하지 않는다."​​ 자체 브랜드 제품을 만들지 않고, 오직 외부 고객사의 설계도에 따라 칩을 생산만 하는 ​​순수 파운드리(Pure Foundry)​​ 모델을 창시한 것입니다. 기존 IDM 기업들이 제조 서비스를 제공할 때 팹리스 기업들은 자신의 설계 도면이 유출될까 두려워했습니다. TSMC는 "고객과 경쟁하지 않는다"는 선언 하나로 이 신뢰의 장벽을 허물었죠.

이 모델이 가져온 변화는 산업 지형 자체를 바꿔놓았습니다. 수조 원의 팹 투자 비용이 필요 없어지면서, 아이디어와 설계 능력만 있는 작은 스타트업들도 반도체 시장에 진입할 수 있게 되었습니다. 엔비디아, 퀄컴, AMD 같은 거대 팹리스 기업들이 성장할 수 있는 토양이 바로 이 '신뢰 기반의 제조 전문성'이었죠. TSMC의 ​​인증 실리콘 IP 라이브러리​​는 2010년 약 3,000개에서 2025년 9만 3,000개로 15년 만에 31배 이상 성장했습니다. 고객이 TSMC에서 설계를 끝내면 다른 파운드리로 옮기기 어렵게 만드는 '락인(Lock-in)' 효과가 이렇게 쌓여왔습니다.

AI 칩 수요, TSMC의 숫자로 확인하다

📊 2026년, 사상 최대 실적 행진

2026년 1분기 TSMC의 매출은 1조 1,341억 대만달러(약 359억 달러)를 기록했습니다. 전년 동기 대비 35.1% 증가한 수치입니다. 매출총이익률은 66.2%, 영업이익률은 58.1%, 순이익률은 50.5%에 달했는데요. 반도체 제조사가 거둘 수 있는 수익성의 한계를 보여주는 숫자들입니다. 2분기 매출 가이던스는 390억~402억 달러로 제시되었고, 2026년 연간 매출 성장률 전망치는 기존 "30% 내외"에서 "30% 초과"로 상향했습니다.

숫자가 말해주는 건 단순히 '매출이 많다'가 아닙니다. 7나노 이하 첨단 공정이 전체 웨이퍼 매출의 74%를 차지하고, 그중 HPC(고성능컴퓨팅) 부문이 61%를 차지한다는 사실은 TSMC의 매출이 AI 수요에 의해 직접적으로 견인되고 있음을 보여줍니다. 2026년 설비투자(CapEx)는 520억~560억 달러 규모로 예상되는데, 이는 글로벌 반도체 장비 시장 전체를 흔들 만한 규모입니다.

📈 72% 점유율, 그리고 2조 달러 시가총액

2026년 1분기 글로벌 파운드리 시장에서 TSMC의 점유율은 72.3%였습니다. 2위 삼성전자는 6.5%로, 격차는 65.8%포인트로 벌어졌죠. 전년 동기 59.9%포인트에서 더 넓어진 수치입니다. 7나노 이하 최첨단 공정에서는 TSMC의 사실상 독점이 더욱 뚜렷해서, 90% 이상의 점유율이라는 분석도 나옵니다.

시가총액은 2026년 7월 기준 약 2조 2,500억 달러에 달합니다. 52주 주가 범위가 223.7달러에서 479달러라는 것은 1년 만에 주가가 두 배 가까이 올랐다는 뜻입니다. 애널리스트 18명 전원이 '매수' 의견을 내놓고 있고, 목표주가 중위값은 575달러입니다. 다만 이런 압도적 수치 뒤에는 고객 집중도라는 그림자가 있습니다. 엔비디아가 TSMC 매출의 약 19%, 애플이 약 17%를 차지합니다. 상위 3개 고객사가 전체의 45~50%를 차지하는 구조이며, AI 투자 사이클이 둔화되면 TSMC의 매출도 즉각적으로 영향을 받는 설계입니다.

2나노와 CoWoS, 다음 성장의 두 기둥

🔬 2나노 양산, 수율 80% 돌파

2026년은 TSMC가 기존 FinFET 구조를 버리고 ​​GAA(Gate-All-Around, 게이트올어라운드)​​ 구조를 본격 적용한 2나노 공정이 시장의 주류로 진입하는 원년입니다. GAA는 트랜지스터 채널의 4면을 게이트가 감싸는 구조로, 누설 전류를 줄이고 전력 효율을 높이는 기술입니다. 2나노 초기 수율은 이미 80%를 돌파했고, 90% 안정화 단계에 진입한 것으로 파악됩니다. 경쟁사들의 2나노 수율이 20~40%대에 머문다는 점을 고려하면 사실상 독주에 가까운 상황이죠.

2나노 공정의 테이프아웃, 즉 양산 직전 최종 설계 단계 건수는 기존 3나노 대비 1.5배에 달합니다. 애플이 초기 생산 능력의 50% 이상을 선점했고, 퀄컴, 미디어텍, 엔비디아, AMD, 구글, 아마존, 오픈AI까지 줄을 서 있습니다. 2026년 말 월 웨이퍼 생산 목표는 14만 장으로, 업계에서는 3분기에 2나노 매출이 기존 주력인 3나노와 5나노 매출 합산치를 뛰어넘을 것으로 예상합니다. 2나노 이후 개량형인 N2P와 1.6나노급 A16 공정도 로드맵에 올라 있으며, A16은 2028년 양산을 목표로 이미 주요 고객사와 초기 물량 배정 논의가 진행 중입니다.

📦 CoWoS 병목, AI 칩 출하를 가로막는 관문

칩을 잘 만드는 것만으로는 부족합니다. AI 가속기는 GPU와 HBM(고대역폭 메모리)을 하나로 묶는 패키징 과정이 필수인데, TSMC의 ​​CoWoS(Chip on Wafer on Substrate)​​ 첨단 패키징 기술이 사실상 유일한 선택지이기 때문입니다. 문제는 이 CoWoS의 생산 능력이 수요를 따라가지 못한다는 것이죠.

CoWoS 월간 생산 능력은 2024년 3만 장에서 2025년 7만 장, 2026년 13만 장 이상으로 확대되고 있고, 2027년에는 최소 20만 장을 목표로 합니다. 2년 만에 6배 이상 늘리는 속도입니다. 그럼에도 브로드컴의 CEO는 "컴퓨팅 파워 부족 현상이 2028년까지 지속될 것"으로 내다봤습니다. TSMC는 광자 집적 회로(PIC) 생산 능력도 월 500장에서 2028년 2만 5,000장까지 확대할 계획인데, 이는 CPO(광전공동패키징) 기술이 실험실을 넘어 양산 준비 단계에 진입했음을 의미합니다. 다만 PIC 웨이퍼 생산 능력과 최종 제품 출하 사이에는 수율 격차가 존재하여, 각 단계의 수율 개선 속도가 실제 양산 속도를 결정짓는 핵심 변수로 보입니다.

대만이라는 축복과 저주

🌊 지정학적 리스크, 90% 집중의 무게

TSMC의 가장 큰 리스크는 기업이 통제하기 어려운 영역에 있습니다. 전체 웨이퍼 생산 능력의 80~90%가 여전히 대만에 집중되어 있기 때문이죠. 대만 해협의 군사적 긴장이 고조될 때마다 TSMC 주가는 요동치고, 글로벌 기술주 전체가 함께 흔들립니다. 이른바 '실리콘 실드(Silicon Shield)' 이론, 즉 대만의 반도체 지배력이 중국의 무력 침공을 억제한다는 논리가 있지만, 미국의 리쇼어링이 진행될수록 이 방패의 두께는 얇아지고 있다는 우려도 나옵니다.

TSMC는 대만 집중 리스크를 완화하기 위해 미국 애리조나(최대 2,650억 달러 투자, 12개 공장 계획), 일본 구마모토, 독일 드레스덴에 팹을 건설하고 있습니다. 2026년에는 미국 자회사에 200억 달러를 증자하며 누적 승인 투자액을 440억 달러로 끌어올렸죠. 하지만 현재 해외 생산 비중은 전체의 10~15% 수준에 불과합니다. 최첨단 2나노 공정의 R&D와 초기 양산은 전량 대만에서 이루어지며, 미국 공장은 인건비와 문화적 차이로 가동률 최적화에 시간이 걸린다는 평가가 많습니다. 분산은 '보험'이지 '대체'가 아닌 셈입니다.

🔄 삼성·중국의 추격과 글로벌 분산

TSMC의 생산 능력이 포화 상태에 이르면서, 빅테크 기업들이 공급망 다변화를 모색하기 시작했습니다. 삼성전자 파운드리는 2026년 6월, 2023년 이후 처음으로 단월 흑자를 달성했고, 4나노 공정 수율이 약 80%까지 향상되었습니다. 수주 잔고는 약 50조 원에 달하며, 메타의 3세대 AI 가속기(MTIA 3)와 앤스로픽의 맞춤형 ASIC 생산에 2나노 공정을 적용할 계획입니다. TSMC의 CoWoS 병목이 이어지는 사이, 빅테크들이 삼성전자를 '플랜B'로 검토하기 시작한 것이죠.

다만 격차는 여전히 큽니다. 삼성전자의 파운드리 점유율은 6.5%로 TSMC와 65.8%포인트 차이이며, 2나노 초기 수율도 5060% 수준으로 추정되어 TSMC(80% 이상)와는 거리가 있습니다. 한편 중국의 SMIC는 DUV 멀티 패터닝 기술로 7nm 양산에 성공했고, 5nm급도 초기 양산에 진입했지만 수율이 2040%에 불과해 상업적 수익성은 아직 멉니다. 화웨이는 공정 미세화가 막히자 설계 혁신으로 방향을 틀었는데, '로직 폴딩(Logic Folding)' 기술로 두 개의 웨이퍼를 수직으로 쌓아 3nm 공정과 동등한 성능을 확보했다고 주장합니다. 미국의 EUV 수출 규제가 이어지는 상황에서, 중국이 '공정의 한계를 설계로 돌파'하려는 시도가 본격화되고 있죠.

---

모리스 창이 1987년 대만 신주에 세운 '제조만 하는 회사'는 39년 만에 글로벌 AI 인프라의 관문이 되었습니다. 엔비디아도, 애플도, 구글도 TSMC를 거치지 않고는 AI 칩을 내놓을 수 없는 구조가 굳어진 상태이며, 2나노 양산과 CoWoS 증설 속도가 곧 글로벌 AI 산업의 성장 속도를 결정하는 상황입니다. 하지만 대만 해협의 긴장, 해외 공장 가동에 따른 수익성 하락, 고객 집중도 리스크, 삼성과 중국의 추격 등 넘어야 할 산도 분명히 존재합니다. 7월 16일 예정된 2분기 실적 발표에서 매출총이익률이 65% 선을 지킬 수 있을지, 2나노 램프업과 해외 공장 가동이 마진에 얼마나 영향을 미치는지, 그리고 2027년 CoWoS 증설 일정이 계획대로 진행되는지를 함께 지켜보면 좋겠습니다.